为啥FOR循环不能综合？

silencex8 · 发表于 2010-4-3 12:24:15

如果你想通过for循环来延迟的话，估计不能够综合了

wyang2009 · 发表于 2010-4-3 19:13:50

for 循环可综合，while 循环不可综合，对吗？

ycy · 发表于 2010-4-4 15:06:53

是硬件，不是软件
for能综合
几乎不用

huangjiajun1213 · 发表于 2010-4-4 15:08:29

学习了……

qq847941010 · 发表于 2010-4-4 16:37:27

如果循环的结束条件如i<t;则不能综合。此处t必须是一个确定的数字，即便在此之前定义了t的值，也不能综合

zb79214 · 发表于 2010-4-4 17:47:40

这是做软件的习惯，我觉得要做FPGA设计，必须对你要设计的电路结构足够清楚，不要把什么都让综合工具去做，这样做即使可以实现电路功能，但这样是做不了系统的，因为这样的系统肯定不可靠。

kyoiwaiah · 发表于 2010-4-4 18:38:49

顶一个！

wangyangsky · 发表于 2010-4-5 19:20:30

想不明白为什么要用for

vongy · 发表于 2010-4-5 20:15:28

FOR循环可以合成，但是你没有办法预期合出来的电路是什么样子的，是不是会满足你的要求啊，所以一般情况下都不用FOR循环

reinhart · 发表于 2010-4-27 16:20:31

建议初学者忘掉 verilog的所有看上去很牛的语法
所谓的硬件描述语言就是描述硬件的
硬件里面只有组合逻辑时序逻辑和连线

[求助] 为啥FOR循环不能综合？