SV验证的流程？

xxzg2 · 发表于 2010-3-25 13:14:52

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-25 15:21:10

提示: 作者被禁止或删除内容自动屏蔽

kyoiwaiah · 发表于 2010-3-26 12:48:27

顶一下！

gaurson · 发表于 2010-3-26 13:09:57

参照一般的验证流程即可。

zhyb · 发表于 2010-3-26 13:49:34

学习学习

xxzg2 · 发表于 2010-3-26 14:01:27

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 · 发表于 2010-3-26 16:41:36

提示: 作者被禁止或删除内容自动屏蔽

gaurson · 发表于 2010-3-27 15:01:16

鉴于你的第一句话，本来是不想回复你的。不过看你说的都正确，就还是给你答复吧。态度端正对你没坏处。你不说详细点，我怎么知道你掌握的程度呢？
确实就是如你所说，用第三方软件编译源代码，然后用SV编写testbench即可，其实和用verilog来编写testbench的过程是一样的，就是SV支持面向对象的编程和覆盖率驱动的随机化思想，更抽象一点吧。

liamy2009 · 发表于 2010-3-27 17:05:09

2# xxzg2

xxzg2 · 发表于 2010-3-28 10:44:46

提示: 作者被禁止或删除内容自动屏蔽

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	发表于 2010-3-25 13:14:52 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	相关帖子 • spectreverilog 仿真报错 • 新手求助，哪位高手有cadance软件及其安装方法的，求下载 • IC616 启动问题（附截图） • Allegro SPB Cadence 17.2 官方下载及软件破解包 • 重大利好] 最好用的时序图绘制软件TimingDesigner9.2优化版（内附破解文件） • Qrc 写进virtuoso 显示load menu • 数字后端流程请教 • eda软件quartus2 • 有人用过saber软件中 abc-dq模块吗？ • 数字电路时序图用什么软件画呢
	回复举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-25 15:21:10 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-26 14:01:27 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-26 16:41:36 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

xxzg2 xxzg2 当前离线积分 95 头像被屏蔽	楼主\| 发表于 2010-3-28 10:44:46 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
xxzg2 xxzg2 当前离线积分 95 头像被屏蔽
	回复支持反对举报

[求助] SV验证的流程？

相关帖子

浏览过的版块

站长推荐 /1