请大家帮看下这个串口程序为啥不好使呢

ve8736

前面生成波特率部分是按照例程写的。后面的状态机移位输出程序是自己写的。实现的功能是要按下txd_start这个键后要输出个AA来。但是接收到的数确是FF，郁闷坏了。我把程序贴出来给大家帮忙看下吧，多谢了。中间有一段程序时txd_start这个按键的消抖程序。另外，第二个always块的敏感表我试过改成CS和BaudTick也不好使

1. 
   
2. module uart_send(clk,nrst,txd_start,txd);
   
3. input clk,nrst,txd_start;
   
4. output reg txd;
   
5. parameter Baud = 9600;
   
6. parameter Clock = 50_000_000;
   
7. parameter BaudAccWidth = 16;
   
8. wire [BaudAccWidth:0]BaudAccInc = (Baud<<(BaudAccWidth-4)+(Clock>>5))/(Clock>>4);
   
9. reg [BaudAccWidth:0]BaudAcc;
   
10. 
    
11. //产生波特率时钟
    
12. always @(posedge clk) BaudAcc<=BaudAcc[BaudAccWidth-1:0]+BaudAccInc;
    
13. wire BaudTick=BaudAcc[BaudAccWidth];
    
14. reg dout1,dout2,dout3,buff;
    
15. reg div_clk;        //分频时钟
    
16. reg[16:0]count;       //时钟分频计数器
    
17. 
    
18. //时钟分频部分
    
19. always @(posedge clk)
    
20. begin
    
21.   if (count < 17'd120000)
    
22.   begin
    
23.        count <= count + 1'b1;
    
24.        div_clk <= 1'b0;
    
25.    end
    
26.    else
    
27.    begin
    
28.        count <= 17'd0;
    
29.        div_clk <= 1'b1;
    
30.    end
    
31. end
    
32. 
    
33. //按键消抖部分
    
34. always @(posedge clk)
    
35. begin
    
36.   if(div_clk)
    
37.   begin
    
38.    dout1 <= txd_start;
    
39.    dout2 <= dout1;
    
40.    dout3 <= dout2;
    
41.   end
    
42. end
    
43. 
    
44. //按键边沿检测部分
    
45. always @(posedge clk)
    
46. begin
    
47.   buff <= dout1 | dout2 | dout3;
    
48. end
    
49. 
    
50. wire key_edge_out;
    
51. assign key_edge_out = ~(dout1 | dout2 | dout3) & buff;
    
52. 
    
53. 
    
54. //状态机发送数据
    
55. reg [3:0]CS,NS;
    
56. parameter IDLE=4'b0000,
    
57.       READY=4'b0001,
    
58.       START=4'b0010,
    
59.       BIT0=4'b0011,
    
60.       BIT1=4'b0100,
    
61.       BIT2=4'b0101,
    
62.       BIT3=4'b0110,
    
63.       BIT4=4'b0111,
    
64.       BIT5=4'b1000,
    
65.       BIT6=4'b1001,
    
66.       BIT7=4'b1010,
    
67.       STOP=4'b1011,
    
68.       STOP2=4'b1100;
    
69. 
    
70. always@(posedge clk or negedge nrst)
    
71. begin
    
72.   if(!nrst)
    
73.    CS<=IDLE;
    
74.   else
    
75.    CS<=NS;
    
76. end
    
77. 
    
78. always@(*)
    
79. begin
    
80.   NS=4'bxxxx;
    
81. case(CS)
    
82.   IDLE:  begin if(key_edge_out) NS=READY; else NS=IDLE; end
    
83.   READY: begin if(BaudTick) NS=START; else NS=READY; end
    
84.   START: begin if(BaudTick) NS=BIT0; else NS=START; end
    
85.   BIT0:  begin if(BaudTick) NS=BIT1; else NS=BIT0; end
    
86.   BIT1:  begin if(BaudTick) NS=BIT2; else NS=BIT1; end
    
87.   BIT2:  begin if(BaudTick) NS=BIT3; else NS=BIT2; end
    
88.   BIT3:  begin if(BaudTick) NS=BIT4; else NS=BIT3; end
    
89.   BIT4:  begin if(BaudTick) NS=BIT5; else NS=BIT4; end
    
90.   BIT5:  begin if(BaudTick) NS=BIT6; else NS=BIT5; end
    
91.   BIT6:  begin if(BaudTick) NS=BIT7; else NS=BIT6; end
    
92.   BIT7:  begin if(BaudTick) NS=STOP; else NS=BIT7; end
    
93.   STOP:  begin if(BaudTick) NS=STOP2; else NS=STOP; end
    
94.   STOP2: NS=IDLE;
    
95.   default: NS=IDLE;
    
96. endcase
    
97. end
    
98. 
    
99. always @(posedge clk or negedge nrst)
    
100. begin
     
101.   if(!nrst)
     
102.    txd<=1;
     
103.   else
     
104.   begin
     
105.     case(NS)
     
106.      IDLE:  txd<=1;
     
107.      READY: txd<=1;
     
108.      START: txd<=0;
     
109.      BIT0:  txd<=0;
     
110.      BIT1:  txd<=1;
     
111.      BIT2:  txd<=0;
     
112.      BIT3:  txd<=1;
     
113.      BIT4:  txd<=0;
     
114.      BIT5:  txd<=1;
     
115.      BIT6:  txd<=0;
     
116.      BIT7:  txd<=1;
     
117.      STOP:  txd<=1;
     
118.      STOP2: txd<=1;
     
119.      default: txd<=1;
     
120.     endcase
     
121.   end
     
122.   
     
123. end
     
124. endmodule
     
125. 
     
126. 
     

复制代码

ve8736

我自己先顶一下吧，多谢了~

ve8736

我再顶一下~

falloutmx

你仿真过吗？量过波形吗？

yqyte

楼主啊，建议你先找那个FPGA设计高级篇的电子档或者书，把第一章看完了再来写代码吧。

liukun

找开源的IP