在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9935|回复: 13

[求助] 这样来测试运放的单位增益带宽行吗??

[复制链接]
发表于 2010-3-21 21:43:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我要对一个运放的单位增益带宽进行测试,它的仿真结果是三百多MHz,我做了PCB板来测,芯片是裸片,直接用金丝拉出来的管脚,然后用排针连接好,插入到PCB板中预留的排针插座上。
      测试原理是这样的:低频增益已经测出来了,我在不改变输入信号幅度的情况下,慢慢增加输入信号的频率,输出就会降低,测出输出降低3dB时的输入信号频率,这个频率就是-3dB带宽吧,用这个带宽乘以低频增益就是单位增益带宽了,请问各位大虾,这样测可以吗???
     按原理来说,我个人认为是可以的,但是实际测试结果很让人失望,只有6MHz左右。
 楼主| 发表于 2010-3-22 10:21:55 | 显示全部楼层
难道没人测过吗
发表于 2010-3-22 10:48:32 | 显示全部楼层
本帖最后由 fuyibin 于 2010-3-22 10:50 编辑

1# cheng2002520

开环测啊?那样会杯具的
闭环测吧,加上反馈电阻
 楼主| 发表于 2010-3-22 11:47:22 | 显示全部楼层
是闭环测的,要不然低频增益都测不出来啊。我都接了反馈电阻的,电路用来测低频增益很正常,同样的测试电路,只不过用了上面的方法,测出来的单位增益带宽很不理想,我想问问有没有更好的办法 ?
发表于 2010-3-22 13:05:05 | 显示全部楼层
Do your simulation considered the parastic of the external connections, such as wiring bonding, prode capactance, etc?
 楼主| 发表于 2010-3-22 13:23:38 | 显示全部楼层
我也认为是这个寄生参数的问题,像引线的bonding有寄生电容,排针有直角,这也是有寄生电容的,可是这些外部的寄生参数无法量化,不知道具体的数值,这就是麻烦之处啊!!!
发表于 2010-3-22 18:32:14 | 显示全部楼层
你这样测试准确吗?
你仿真时的负载电容是多大?
你是怎么测量你的输出电压的?是直接用示波器吗?还是经过一个高速的buf?
如果你是直接用示波器的话,那么你计算了测试线及示波器的电容没有?(一般来说都在30pF以上)
你的计算公式对否先不予以评论,因为不知道你的低频增益是开环还是闭环的(如果是闭环的,为什么不接成单位增益模式)
我也没有单独测试过OP,以上只是个人观点
 楼主| 发表于 2010-3-23 10:47:10 | 显示全部楼层
就是这个负载电容不好确定啊。低频增益的测试电路是闭环的,用的反馈结构,测得跟仿真结果很接近。结果是用示波器来观看的,我当时也是想示波器那测试线应该也有电容的,可是这些值都无法估计啊。所以仿真时的结果跟实际测试结果误差就大了。
发表于 2010-3-23 12:13:04 | 显示全部楼层
本帖最后由 tayo134 于 2010-3-23 12:27 编辑

如果是闭环的话,一般来说接成单位增益结构的增益是1(反馈最好不要接有阻值的电阻),那么你的-3dB频率应该非常接近OP开环的带宽(输出比输入等于-3dB)
不过上面所说的都是在小信号模式下的结果,不知道你的输入信号是否让OP都是在小信号的工作模式下,另为大信号会受到电流或者电压等其它因素的限制,这样测试出来的结果不会很准确的
你可以先找个方法去测试你的负载电容大小,主要是测试线及示波器,PCB上的电容相对应该比较小,然后再与仿真的负载电容作换算,另外一个计算负载电容的办法是在PCB上加一个贴片的大电容(需要并几个小数量级的电容,去除电感的影响),比如几uF,这样就不用去考虑寄生了。
另外,你可以加方波信号测试一下建立(时间常数,方波的沿一定要比建立时间小很多),负载是一个大的电容。然后再抑换算。
以上都是假设你的OP工作在单极点模式下,或者主极点位于输出端(可增大电容变为单极点,不过测试结果与实际工作可能会有一定偏差)
没有测试过OP,不知道有没有更简单的办法,也没有去查,呵呵
发表于 2010-3-23 12:47:11 | 显示全部楼层
Another possible cause is slew rate limit, reminder the ac analysis is small signal analysis, so during test, the output signal must be small so that it is not slew rate limited.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 19:23 , Processed in 0.031076 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表