VCO仿真条件的加入附图

xwlpxc · 发表于 2010-3-20 11:08:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

VCO仿真的时候需要加上初始的噪声信号使之启动。
下面的图是两种加法。
一种是在VCO的out+ out-之间加入一个短时间的脉冲电流。
还有一种是模拟芯片的加电过程，VDD类似阶跃信号。

但是我在前面一种方法上仿真成功，而用后一种方法仿真的时候
不能使得VCO震荡。

我想，后一种方法更接近实际的芯片运作，为什么不能震荡？
这个有问题吗？

xwlpxc · 发表于 2010-3-20 11:19:48

本帖最后由 xwlpxc 于 2010-3-21 09:40 编辑

另外在调谐的时候发现VCO的phase noise有一个三角形突变，中间段变差，应该怎么处理？会是什么原因？

xwlpxc · 发表于 2010-3-20 14:03:42

随着调谐电压的增加，频率增加，phase nosie下降，这可以理解。
但是下降如此快，而且快到顶点又折返，就不太理解，应该哪里没有调好

xwlpxc · 发表于 2010-3-20 14:52:43

本帖最后由 xwlpxc 于 2010-3-21 10:23 编辑

补充说明，电图。

xwlpxc · 发表于 2010-3-20 20:39:03

ding myself

xftang · 发表于 2010-3-20 21:19:30

[quote]VCO仿真的时候需要加上初始的噪声信号使之启动。
下面的图是两种加法。
一种是在VCO的out+ out-之间加入一个短时间的脉冲电流。
还有一种是模拟芯片的加电过程，VDD类似阶跃信号。

但是我在前面一种方法上仿真 ...
xwlpxc 发表于 2010-3-20 11:08

登录/注册后可看大图

[/quote

实际电路起振是由于电路中的噪声引起自激振荡，然后由于电路非线性限制振荡幅度，最后稳定振荡。后一种方法是测对vdd上电的响应速度的吧，还得加电流脉冲使之起振，或者设置maxstep

xwlpxc · 发表于 2010-3-21 08:39:23

VCO仿真的时候需要加上初始的噪声信号使之启动。
下面的图是两种加法。
一种是在VCO的out+ out-之间加入一个短时间的脉冲电流。
还有一种是模拟芯片的加电过程，VDD类似阶跃信号。

但是我在前面一种方法上仿真 ...
xftang 发表于 2010-3-20 21:19

登录/注册后可看大图

呵呵就担心实际芯片测试的时候无法往VCO的tank加电流脉冲的。因为中间隔着BUFFER。这样光靠VDD加电可以震荡么？

xftang · 发表于 2010-3-21 13:47:58

加脉冲激励或设置步长maxstep都是仿真器的需要，实际VCO起振并不需要加脉冲激励

xwlpxc · 发表于 2010-3-21 19:58:28

本帖最后由 xwlpxc 于 2010-3-21 19:59 编辑

phase noise有一个三角形变化，
中间想要的频率点反而相噪最差，
有什么方法解决吗？
请教大家

xwlpxc · 发表于 2010-3-22 09:42:44

150M的调谐范围相差了11DB 太差远了
而且是一个转折变化

账号		自动登录	找回密码
密码			注册

[原创] VCO仿真条件的加入附图

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[原创] VCO仿真条件的加入 附图

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[原创] VCO仿真条件的加入附图