在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: icucu

[求助] 请教5v/40v高压工艺问题

[复制链接]
发表于 2010-4-1 16:17:32 | 显示全部楼层
3# icucu

是可能要看设计规则了。
发表于 2010-6-4 13:40:52 | 显示全部楼层
大家都想知道
发表于 2010-7-9 00:47:42 | 显示全部楼层
低压的耐压一般承受不了的,
发表于 2010-7-9 15:19:49 | 显示全部楼层
5V的管子放在高压well里还能叫5V的管子吗?
发表于 2011-6-15 19:30:47 | 显示全部楼层
学习了,
发表于 2011-6-16 13:42:37 | 显示全部楼层
大家做这个工艺都在哪里流片的呀,感觉没有什么工厂做的,
发表于 2011-6-16 15:58:54 | 显示全部楼层
你如果能够保证D和S对Nw的耐压不超过5V,而且低压管的阈值电压的变化不要求不太严格,应该可以放在同一个井里。
发表于 2022-4-7 09:36:49 | 显示全部楼层
学习了
发表于 2022-4-7 13:22:21 | 显示全部楼层


fj198462 发表于 2010-7-9 00:47
低压的耐压一般承受不了的,


  
比如一个低压的pmos管和一个高压的pmos管衬底电位都是VDD
  sometime  可以 .

,    低压pmos  "well spacing 拉很开"   MPW实验才准“ . junction breakdown > 40v 就可以  ,

   Current mirror 若单纯高压 40VMOS   小于 ua 电流 电流mirror 会出问题
. 可改5v pmos  mirror ,  5v pmos 串40v pmos .  
另外有boostrap  5v mos 浮动 uhv  (400v~500v)  也类似 .

发表于 2024-3-21 16:26:31 | 显示全部楼层
低压5vmos 用高压上面几个做法
1.      LVmos (没iso device)   下用 DNW , NBL 框起来 .  把 NBL 正高压  . 须看 nbl 耐压
2.     ISO mos , iso mos 有DNW 一样正高压须看nbl(DNW)  耐
3.     低压 5v pmos 串 高压 40v pmos . pmos 的well 拉很开  耐压  > 30v …这要自己try  非正规组件 . 可用於flyback pwm ic , 因pwm ic  启动前 要求 I < 2ua, 但 UVLO 要很准  , 需高压bandgap 电路. 但 , 高压40v PMOSmirror 电流小会 hv pmosmirror 失败

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 06:51 , Processed in 0.024398 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表