请教5v/40v高压工艺问题

ddrr · 发表于 2010-4-1 16:17:32

3# icucu

是可能要看设计规则了。

tatung988 · 发表于 2010-6-4 13:40:52

大家都想知道

fj198462 · 发表于 2010-7-9 00:47:42

低压的耐压一般承受不了的，

jianjing526 · 发表于 2010-7-9 15:19:49

5V的管子放在高压well里还能叫5V的管子吗？

shfhaifeng · 发表于 2011-6-15 19:30:47

学习了，

ant_analog · 发表于 2011-6-16 13:42:37

大家做这个工艺都在哪里流片的呀，感觉没有什么工厂做的，

muyu0786 · 发表于 2011-6-16 15:58:54

你如果能够保证D和S对Nw的耐压不超过5V，而且低压管的阈值电压的变化不要求不太严格，应该可以放在同一个井里。

zddfly · 发表于 2022-4-7 09:36:49

学习了

andy2000a · 发表于 2022-4-7 13:22:21

fj198462 发表于 2010-7-9 00:47
低压的耐压一般承受不了的，

比如一个低压的pmos管和一个高压的pmos管衬底电位都是VDD

sometime 可以 .

, 低压pmos "well spacing 拉很开" 要MPW实验才准“ . junction breakdown > 40v 就可以 ,

Current mirror 若单纯高压 40VMOS 小于 ua 电流的电流mirror 会出问题

. 可改5v pmos mirror , 5v pmos 串40v pmos .

另外有boostrap 5v mos 浮动 uhv (400v~500v) 也类似欧.

andy2000a · 发表于 2024-3-21 16:26:31

低压5vmos 用高压上面有几个做法

1. LVmos (没iso device) 下用 DNW , NBL 框起来 . 把 NBL 正高压 . 须看 nbl 耐压

2. ISO mos , iso mos 有DNW 一样正高压须看nbl(DNW) 耐

3. 低压 5v pmos 串高压 40v pmos . pmos 的well 拉很开耐压 > 30v …这要自己try 非正规组件 . 可用於flyback pwm ic , 因pwm ic 启动前要求 I < 2ua, 但 UVLO 要很准 , 需高压bandgap 电路. 但 , 高压40v PMOSmirror 电流小会 hv pmosmirror 失败

[求助] 请教5v/40v高压工艺问题

浏览过的版块

站长推荐 /1