设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA的JTAG接口电路的上下拉电阻的问题

1 23 / 3 页

发新帖

楼主: huige2601

[求助] FPGA的JTAG接口电路的上下拉电阻的问题

发表于 2010-9-23 21:52:41 | 显示全部楼层

参考JTAG规范

回复支持反对

发表于 2010-9-23 23:14:00 | 显示全部楼层

值得学习

回复支持反对

发表于 2010-9-28 09:07:54 | 显示全部楼层

解释得非常清楚，谢谢上楼和再上楼

回复支持反对

发表于 2010-10-22 21:59:34 | 显示全部楼层

thanks for share

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-28 15:35:42 | 显示全部楼层

回复 14# dragonspring

这个说法很有道理！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-20 14:08:17 | 显示全部楼层

因为协议规定JTAG的TCK和TMS默认为高才是无效状态

EETOP创芯人才网职位发布入口

回复支持反对

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:38 , Processed in 0.016840 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表