在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1977|回复: 5

[求助]望高手解答Synplify里的问题!

[复制链接]
发表于 2004-12-27 18:19:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
[这个贴子最后由PiaoR在 2004/12/27 06:22pm 第 1 次编辑]

我把一个文本程序在Synplify里综合!
在工具栏那有:
RTL View
Technology  View
这2个哪个是看得到最后完整的电路图的?
RTL View么?
那Technology  View是看什么的?
发表于 2004-12-28 14:11:05 | 显示全部楼层

[求助]望高手解答Synplify里的问题!

RTL 是RTL级的电路图
Technology  View能够看到什么地方用了LUT等FPGA资源。
 楼主| 发表于 2004-12-28 22:04:20 | 显示全部楼层

[求助]望高手解答Synplify里的问题!

那就是说
RTL View
能看到最后完整的电路原理图了!
是这个意思么?
望高手解答!
发表于 2004-12-28 22:28:17 | 显示全部楼层

[求助]望高手解答Synplify里的问题!

RTL View并不能看到你的最终原理图,它只能看到代码的逻辑原理图。最终的Technology“原理图”只能在Technology  View中看到。
发表于 2004-12-29 10:12:38 | 显示全部楼层

[求助]望高手解答Synplify里的问题!

写一个代码测试一下就知道了,,抄也行啊。。
 楼主| 发表于 2005-1-2 21:23:44 | 显示全部楼层

[求助]望高手解答Synplify里的问题!

谢谢楼上的!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 10:07 , Processed in 0.028200 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表