VerilogHDL VHDL SystemC SystemVerilog这些东西的具体区别在何处

frank123 · 发表于 2006-12-16 20:39:39

总算对他们之间的区别由了了解

iamsofine · 发表于 2006-12-16 20:48:20

受教,看懂了一些

chmingxin · 发表于 2006-12-21 17:04:57

systemverilog与C++有点相似，就是有类的概念~~~
不知小弟说得对不对？？

ydfrfl · 发表于 2006-12-21 17:11:09

目前国内用的最多的还是verilog吧。

johnnyw · 发表于 2006-12-26 18:21:51

我狂顶啊!!!!!!!!!!!!!!!!!!!!!

limon · 发表于 2007-1-22 23:21:05

一般设计的时候脑子里有个大概的综合结果，总觉得verilog写的和实际想要的比较容易契合，所以喜欢verilog

john-deng · 发表于 2007-1-23 13:37:10

没用过SYSTEMC,学习..........

ydfrfl · 发表于 2007-1-26 08:39:09

好文要顶上去。
我是俗人，只会用Verilog.。

nativeda · 发表于 2007-3-12 00:09:49

原帖由 chmingxin 于 2006-12-21 17:04 发表
systemverilog与C++有点相似，就是有类的概念~~~
不知小弟说得对不对？？

SystemC就是C++的一个类库，使得可以对硬件模块的时序（时间上的依赖关系）进行描述，模块的逻辑行为用普通C++就可以完成描述了

answerdou · 发表于 2007-3-18 15:05:25

国内企业好像大部分都是用Verilog，但学术界是用VHDL的多一些。

站长推荐 /1