设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 利用verilog实现数据排序
12345678910下一页
返回列表 发新帖
楼主: xuhao417347761

[资料] 利用verilog实现数据排序

[复制链接]
打假315
发表于 2017-4-1 14:51:26 | 显示全部楼层
好的，感谢分享资料
回复 支持 反对

举报

kfq_myself
发表于 2017-4-3 19:26:42 | 显示全部楼层
学习学习，谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

worik
发表于 2017-4-4 18:55:24 | 显示全部楼层
thx !
回复 支持 反对

举报

eecsseu
发表于 2017-4-8 11:49:56 | 显示全部楼层
哎，一点价值都没有。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

QQben
发表于 2017-4-8 14:42:59 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

QQben
发表于 2017-4-8 14:46:52 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zzhito
发表于 2017-7-20 15:29:25 | 显示全部楼层
帮楼主贴一下，里面的代码如下：
新建位图图像.bmp
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dreamfly123123
发表于 2017-7-20 16:28:53 | 显示全部楼层
很好这个
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

13515102587
发表于 2017-7-20 20:07:46 | 显示全部楼层
对于verilog，不同于VHDL，很好的资料，值得推荐
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

liuyang19910625
发表于 2017-7-24 21:47:40 | 显示全部楼层
看看看看
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 09:22 , Processed in 0.026790 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表