设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 利用verilog实现数据排序

1 2 3 456 7 8 9 10 / 10 页下一页

发新帖

楼主: xuhao417347761

[资料] 利用verilog实现数据排序

发表于 2012-6-13 09:37:37 | 显示全部楼层

正好想學習這方面的知識，謝謝大大的分享。

回复支持反对

发表于 2013-2-20 11:57:34 | 显示全部楼层

谢谢楼主，学习学习。

回复支持反对

发表于 2013-2-20 12:41:31 | 显示全部楼层

thanks for sahring

回复支持反对

发表于 2013-5-23 06:35:53 | 显示全部楼层

好东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-5-23 09:15:19 | 显示全部楼层

顶一个~~~~~~~~~~~~~~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-26 17:51:17 | 显示全部楼层

学习了，谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-8-30 14:04:34 | 显示全部楼层

没有实际用处，资源消耗太大

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-3-29 10:40:00 | 显示全部楼层

谢谢！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-3-30 22:33:39 | 显示全部楼层

看看，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-4-28 16:16:03 | 显示全部楼层

感谢楼主

回复支持反对

1 2 3 456 7 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 14:17 , Processed in 0.020672 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表