设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx FPGA时序约束资料

1 2 3 4 5 678 9 10 / 10 页下一页

发新帖

楼主: hgp0117

[资料] xilinx FPGA时序约束资料

发表于 2010-10-23 23:04:59 | 显示全部楼层

赛临时的没有用过用的是艾特若的

回复支持反对

发表于 2010-11-19 00:30:35 | 显示全部楼层

顶
1111111111111111

回复支持反对

发表于 2010-11-19 13:48:59 | 显示全部楼层

GOOD!!
THX!!

回复支持反对

发表于 2010-11-29 04:10:24 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2010-11-30 11:31:35 | 显示全部楼层

好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-20 09:59:26 | 显示全部楼层

非常不错，顶一个

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-22 16:56:08 | 显示全部楼层

看看看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-22 22:07:47 | 显示全部楼层

不错啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-2-2 10:35:06 | 显示全部楼层

感谢分享，好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-2-8 20:56:54 | 显示全部楼层

TKS a lot

回复支持反对

1 2 3 4 5 678 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-9 10:23 , Processed in 0.022936 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表