设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx FPGA时序约束资料
12345678910下一页
返回列表 发新帖
查看: 22099|回复: 90

[资料] xilinx FPGA时序约束资料

[复制链接]
hgp0117
发表于 2010-2-26 21:35:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
发个资料。希望对有新手有些帮助
资料

Xilinx时序约束设计.pdf

1.33 MB, 下载次数: 749 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

zz8318
发表于 2010-2-27 19:13:04 | 显示全部楼层
谢谢，不过下载没速度。。。
回复 支持 反对

举报

coolman200
发表于 2010-2-27 21:23:25 | 显示全部楼层
謝謝大大
這個很不錯
感恩
回复 支持 反对

举报

lansky
发表于 2010-2-27 21:58:55 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fivelzy
发表于 2010-2-28 17:00:49 | 显示全部楼层
看看啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fivelzy
发表于 2010-2-28 17:03:02 | 显示全部楼层
看看啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fivelzy
发表于 2010-2-28 17:04:11 | 显示全部楼层
看看啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fivelzy
发表于 2010-2-28 17:11:28 | 显示全部楼层
看看啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fivelzy
发表于 2010-2-28 17:14:29 | 显示全部楼层
看看啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

stanzone
发表于 2010-2-28 18:51:52 | 显示全部楼层
好东西，下来看一下
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:45 , Processed in 0.022879 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表