怎样在FPGA内实现精细延时？

NANHU_BRUCE · 发表于 2010-2-24 19:59:56

您需要登录才可以下载或查看，没有账号？注册

×

怎样在FPGA内实现精细延时？最近在使用Xilinx的FPGA,若想实现分辨率为1ns的信号延时，该怎么做？

interpolmoon · 发表于 2010-2-24 22:08:49

用高频去打一拍

crow321 · 发表于 2010-2-25 09:41:50

不知道门级延时是什么级别。像1ns级的延时，用时钟打不大现实，频率太高了。

我将真事隐去 · 发表于 2010-2-25 10:03:36

很难实现，时钟不可能是1000M，DCM PLL等时钟资源也做不到。只能在布线上做约束了～～
祝好运！

McCrocodile · 发表于 2010-2-25 10:22:19

布线上处理吧~~~~~~~~~~~

ineedpower · 发表于 2010-2-25 10:25:21

布线上应该怎么处理呢~~~~

shibibo · 发表于 2010-2-26 16:30:53

怎么没人回啊，共同学习

hllyh · 发表于 2010-2-26 20:17:25

用PLL(DLL)等，调节位相。

machree · 发表于 2010-3-1 11:22:28

用IODELAY, 78ps

sagegao · 发表于 2010-3-16 22:31:43

利用器件本身的延迟，大约是ns级的，不过想精确控制在1ns有点难。

账号		自动登录	找回密码
密码			注册

[求助] 怎样在FPGA内实现精细延时？