设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 怎样在FPGA内实现精细延时？
12
返回列表 发新帖
楼主: NANHU_BRUCE

[求助] 怎样在FPGA内实现精细延时？

[复制链接]
发表于 2010-3-16 22:58:13 | 显示全部楼层
到管脚上绕一圈，这个基本上1到2NS，不过不是很精确
这种延时很是恼火，可以看看是不是真的需要
回复 支持 反对

使用道具 举报

cdsmakc
发表于 2010-3-20 19:57:02 | 显示全部楼层
共同探讨，感觉不好处理，呵呵
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-3-21 09:24:37 | 显示全部楼层
是不是调整相位啊？
回复 支持 反对

使用道具 举报

roxhit
发表于 2010-3-21 12:27:05 | 显示全部楼层
布线稍长点呗
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 00:45 , Processed in 0.011681 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表