请教Chopper Frequency 的选择问题?

navyhu

有一个问题想请教大虾们:
为了减小输出的offset,采用chopper stabilization的方法,碰到的
问题是:chopper frequency怎么选择,依据是什么?

guang3000

搭车同问!有同样的疑问


我的想法如下

假如开环单位增益带宽是F_BW , 那么闭环3dB带宽约是F_BW ,

假如闭环的τ=RC=1 /ω=1 / (2π×F_BW)

    假如斩波的频率是F_CHOP , 周期是T_CHOP , 若是系统要在每次斩波信号反转的0.5*T_CHOP时间内达到稳定值，需要6个τ的时间衰减到0.25%

，则有如下关系：6 × τ= 0.5 × T_CHOP

则  6×[1 / (2π×F_BW)]= 0.5×(1/F_CHOP) ,

F_CHOP=(π×F_BW )/ 6

F_CHOP的值约为 0.5 F_BW , 就是说CHOP的频率太高了，运放反馈环路反应不过来，在每次斩波周期反转的时候到达不了稳态，斩波的效果变差。

不知道我的想法对不对,请指点

cqbao

1.要考虑电路的精度要求。
2.要考虑放大器输出的延迟。
3.在水面二个问题解决后，漂亮尽可能高些，否则效果不好。

navyhu

2# guang3000

从研读参考文献来看,应该不错;
但现在有个特殊的问题:如果我只关注offset,不考虑noise的特性,从仿真的结果来看
并无这样的限制(仿真条件pa F-3db=1kHz,sweep Fchopping 1kHz to 1MHz)
当Fchopper 频率到1MHz时,输出的确达不到稳态(理想情况下应为方波),但经过低通滤波后DC值和Fchopper=1kHz时并无什么差别??

navyhu

3# cqbao

Pls. take a look this paper

steve_guo_1997

得考虑residual offset

panfeng_18

查 chopper原理

pekingzhang

chop 运放和chop sigma delta adc是不一样的

guang3000

   

2# guang3000  

从研读参考文献来看,应该不错;
但现在有个特殊的问题:如果我只关注offset,不考虑noise的特性,从仿真的结果来看
并无这样的限制(仿真条件pa F-3db=1kHz,sweep Fchopping 1kHz to 1MHz)
当Fch ...
navyhu 发表于 2010-2-5 11:27

                               
登录/注册后可看大图

还是个人意见。。。。

如果没有环境噪声和器件噪声的话，我想结果的确能和仿真一样。
在斩波时钟反转后，系统会偏离稳态。在存在环境噪声和器件噪声的情况下，一般而言，处在稳态的系统有最高的增益，最高的PSRR，最强的抗噪能力。如果把系统输出的直流+方波看作是想要得到的信号，而不是噪声的话，要这个信号的信噪比最大，失真最小，斩波周期必须尽可能大，以减少过渡时间影响的比例。但是斩波的频率太低的话，后面的滤波效果就会变差，所以这应该是一个折衷。

navyhu

9# guang3000


thanks again

I will do more simulations to verify this theory.