在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: qiqixz114

[原创] verilog问题请教。

[复制链接]
发表于 2010-2-4 11:29:02 | 显示全部楼层
呵呵,书上有
回复 支持 反对

使用道具 举报

发表于 2010-2-5 05:25:46 | 显示全部楼层
最近也开始用evrilog了,进来看了还是有点收获!哈
回复 支持 反对

使用道具 举报

发表于 2010-2-5 23:47:18 | 显示全部楼层
用assign
回复 支持 反对

使用道具 举报

发表于 2010-2-9 23:00:09 | 显示全部楼层
不建议用inout
回复 支持 反对

使用道具 举报

发表于 2010-3-1 16:20:38 | 显示全部楼层
底层模块最好不要用INOUT,在顶层模块中用ASSIGN赋值
回复 支持 反对

使用道具 举报

发表于 2010-3-1 16:44:18 | 显示全部楼层
inout a;
input oen, b;

assign a = oen ? 1'bz : b;
回复 支持 反对

使用道具 举报

发表于 2010-3-1 22:37:48 | 显示全部楼层
如果综合的话,用INOUT是不可以综合的
回复 支持 反对

使用道具 举报

发表于 2010-3-2 09:35:04 | 显示全部楼层
路过 看看
回复 支持 反对

使用道具 举报

发表于 2010-3-2 12:27:24 | 显示全部楼层
inout用assign赋值吧,得是wire
回复 支持 反对

使用道具 举报

发表于 2010-3-2 14:43:06 | 显示全部楼层
我经常用耶 是不推荐 但是也能用
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-6 06:04 , Processed in 0.016101 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表