VCO/PLL中调谐Varactor电容和MIM电容的问题

xwlpxc · 发表于 2010-1-10 16:54:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xwlpxc 于 2010-1-10 16:55 编辑

如图很多的设计中为了改善varactor的线性问题，将MIM和VARACTOR进行并联或者串联。图示是串联。
问题是：这里为什么要加电阻接地？？
我在cadence里面发现，如果不加，提示MIM电容DC PATH缺失的警告，但仿真还是可以出来，只是加了电阻后比较严重的退化了phase noise，将电阻加大，情况变好，一直要加大到M欧姆以上才和不加电阻的时候的phase noise相当。
既然这个接地电阻这么严重的的退化了phase noise(会达到3~7DB)，为什么还要加上他？而图示的电路是SCI上的，他的电阻怎么这么小？那不严重的退化了Q值和phase noise?

另外 CADENCE为什么提示MIM没有DC路径，我原来想象是会提示varactor没有DC路径，因为varactor实际上是MOS 电容。没想到提示的却是MIM。

sh_zy_meng · 发表于 2010-1-10 16:56:50

你如果做了dc分析，那么必须得在两个电容串联的地方加上电阻接地，否则dc分析不收敛啊

xwlpxc · 发表于 2010-1-10 17:01:38

你如果做了dc分析，那么必须得在两个电容串联的地方加上电阻接地，否则dc分析不收敛啊
sh_zy_meng 发表于 2010-1-10 16:56

登录/注册后可看大图

谢谢这么快的回复！
你的意思是为了DC分析加上去的？？不做DC分析就不要加？
我想问的是这个电阻在实际流片中需要不需要？？
因为退化了PHASE NOISE
为什么作者选这么小的电阻？？而要做到不退化相位噪声，需要M欧姆以上的电阻，这会相当大，而且这么大的电阻本身有噪声。

xftang · 发表于 2010-1-10 20:52:46

1# xwlpxc

加R接地的目的是为了给varactor的gate一个0直流偏置点吧，因为到振荡点之间有MIM电容隔直

xwlpxc · 发表于 2010-1-11 12:28:22

1# xwlpxc

加R接地的目的是为了给varactor的gate一个0直流偏置点吧，因为到振荡点之间有MIM电容隔直
xftang 发表于 2010-1-10 20:52

登录/注册后可看大图

我也这么想！
但是提示的确是MIM需要DC 路径，而不是VARACTOR.
图上的R怎么这么小？为什么不要电阻也可以仿真出来，而且PHASE NOSIE更好

xftang · 发表于 2010-1-11 21:15:32

5# xwlpxc

方便把这篇paper贴上来看看吗

xwlpxc · 发表于 2010-1-12 14:22:35

5# xwlpxc

方便把这篇paper贴上来看看吗
xftang 发表于 2010-1-11 21:15

登录/注册后可看大图

当然可以类似的SCI很多，我随便贴了一篇

xwlpxc · 发表于 2010-1-12 14:25:42

本帖最后由 xwlpxc 于 2010-4-23 19:53 编辑

另外一篇如图

xwlpxc · 发表于 2010-1-12 19:43:10

Help !
thanks

xftang · 发表于 2010-1-12 21:20:23

另外一篇如图
xwlpxc 发表于 2010-1-12 14:25

登录/注册后可看大图

这是比较常见的啊，通过Rb给varactor Cv加自偏置，目的是让c－v曲线的线性部分位于调谐中间，Rb要取足够大，让它的等效噪声电流小

[原创] VCO/PLL中调谐Varactor电容和MIM电容的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2