在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4805|回复: 8

[解决] 大多数标准的cmos工艺都有lateral PNP吗?

[复制链接]
发表于 2010-1-8 15:14:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 guang3000 于 2010-3-14 10:25 编辑

除了可以做bandgap里面的二极管,还用在什么电路中啊?

标准工艺里面这个LPNP的beta都很小,貌似用处不大,需要额外的mask吗。谢谢!
发表于 2010-1-8 15:26:31 | 显示全部楼层
本帖最后由 icucu 于 2010-1-8 15:40 编辑

应该是VPNP吧
过温保护电路也可能会用到
不需要额外的mask
p衬底的普通cmos工艺都有这玩意
发表于 2010-1-8 15:35:59 | 显示全部楼层
楼主的意思是?
发表于 2010-1-8 21:56:47 | 显示全部楼层
就是因为不需要额外的mask才搞的beta值这么小,要想得到高性能的pnp或npn在标准cmos工艺中就得采用特殊步骤了
发表于 2010-1-8 22:12:10 | 显示全部楼层
kankan
 楼主| 发表于 2010-3-1 19:32:20 | 显示全部楼层



我说的就是lateral pnp , 除了charter UMC 里面有之外,我找遍了论坛里面的

TSMC csmc smic 都没有
发表于 2010-3-1 20:05:59 | 显示全部楼层
大多数标准cmos工艺都没有lateral pnp,SiGe工艺基本都有。标准工艺只有vpnp,为了做bandgap。
 楼主| 发表于 2010-3-14 10:26:05 | 显示全部楼层
明白了,谢谢大家!!!
发表于 2017-11-15 10:46:22 | 显示全部楼层
回复 1# guang3000

看的好几篇低噪声的文章都说用lateral PNP做运放输入管和产生带隙基准,...白看了...接触到的工艺没一个有lateral PNP,不知道可不可以用deep N well vertical NPN代替...

   In a digital CMOS n-well process, parasitic lateral pnp, lateral npn and vertical pnp transistors could be identified.
   In addition to the advantages discussed above, the design is compatible with low-cost N-well CMOS processes. The circuituses PNP devices to create the and voltages in the reference core. Unlike the NPN transistors in [12] and [15], PNP transistors can be implemented as lateral devices in modern low cost N-well CMOS processes with p-type substrates [16].
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-1 19:50 , Processed in 0.022697 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表