设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 59 60 61 626364 65 66 67 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2011-4-14 22:04:43 | 显示全部楼层

东西好多

回复支持反对

发表于 2011-4-14 22:06:57 | 显示全部楼层

边攒分边下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-14 23:38:33 | 显示全部楼层

谢谢分享1

回复支持反对

发表于 2011-4-20 00:12:18 | 显示全部楼层

alo thanks for sharing!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-20 12:40:37 | 显示全部楼层

谢谢分享1！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-25 21:28:03 | 显示全部楼层

好像不对，是2006年的手稿。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-12 13:28:59 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-12 14:22:45 | 显示全部楼层

有没有中文版的？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-5-20 05:49:03 | 显示全部楼层

hola, thank u for share

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-30 18:07:34 | 显示全部楼层

good book have a look at

回复支持反对

1 ... 59 60 61 626364 65 66 67 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:37 , Processed in 0.021041 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表