设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 58 59 60 616263 64 65 66 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2011-2-22 18:51:09 | 显示全部楼层

eetopeetopeetop

回复支持反对

使用道具举报

发表于 2011-2-22 18:52:22 | 显示全部楼层

eetop i like this site, awsome

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-2-22 18:55:18 | 显示全部楼层

eetop

回复支持反对

使用道具举报

发表于 2011-2-23 21:09:02 | 显示全部楼层

谢谢楼主啊

回复支持反对

使用道具举报

发表于 2011-3-6 12:14:36 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-3-23 13:00:38 | 显示全部楼层

dddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-3-25 01:12:12 | 显示全部楼层

Thanks. ..........

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-3-25 01:14:49 | 显示全部楼层

谢谢！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-4-2 17:01:20 | 显示全部楼层

留贴备用！希望是需要的。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-3 14:33:58 | 显示全部楼层

不错，很全面的介绍了CADENCE

回复支持反对

使用道具举报

1 ... 58 59 60 616263 64 65 66 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-20 23:01 , Processed in 0.018906 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表