设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 53 54 55 565758 59 60 61 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-10-15 15:06:35 | 显示全部楼层

支持一下哈哈真是不错好书

回复支持反对

发表于 2010-10-16 07:31:10 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-16 16:25:38 | 显示全部楼层

dddddddd

回复支持反对

发表于 2010-10-19 12:59:14 | 显示全部楼层

很好，正缺这个呢

回复支持反对

发表于 2010-10-19 13:01:52 | 显示全部楼层

就是分的太多了，下载太耗信元了啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-25 13:06:35 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-25 13:08:11 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-25 13:09:13 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-25 13:11:03 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-25 13:12:06 | 显示全部楼层

thanks for sharing!

回复支持反对

1 ... 53 54 55 565758 59 60 61 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 13:10 , Processed in 0.023971 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表