设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 52 53 54 555657 58 59 60 ... 80 / 80 页下一页

发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-9-30 20:26:45 | 显示全部楼层

....;;;;;;;;;;;;;;;;;

回复支持反对

发表于 2010-10-1 10:43:24 | 显示全部楼层

wow been looking for this book. thanks alot

回复支持反对

发表于 2010-10-1 16:20:27 | 显示全部楼层

好书好书，收藏之～～～

回复支持反对

发表于 2010-10-2 19:46:14 | 显示全部楼层

很好的资料，谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-4 19:27:51 | 显示全部楼层

Thank you very much

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-4 19:32:08 | 显示全部楼层

thx for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-5 08:36:52 | 显示全部楼层

Thanks for sharing...

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-5 08:40:45 | 显示全部楼层

Thanks...

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-5 08:42:58 | 显示全部楼层

Thanks for sharing...

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-15 14:56:39 | 显示全部楼层

不错，这个上载的比较齐全！

回复支持反对

1 ... 52 53 54 555657 58 59 60 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:43 , Processed in 0.021744 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表