设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 51 52 53 545556 57 58 59 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-8-20 08:00:46 | 显示全部楼层

回复支持反对

使用道具举报

发表于 2010-8-20 08:04:07 | 显示全部楼层

回复支持反对

使用道具举报

发表于 2010-8-20 22:14:54 | 显示全部楼层

好东西，顶一下！

回复支持反对

使用道具举报

发表于 2010-8-24 02:22:01 | 显示全部楼层

wonderful 3q3q3q3q3q3q3q3q3q3q3q

回复支持反对

使用道具举报

发表于 2010-8-24 06:46:11 | 显示全部楼层

Thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-24 13:40:59 | 显示全部楼层

太多了，要好多积分

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-19 11:06:36 | 显示全部楼层

好书好书，一定要下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-23 08:16:51 | 显示全部楼层

by pass!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-9-26 20:38:30 | 显示全部楼层

thank you , i was looking for this book from 2 years , very grateful , eetop is best

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-9-30 20:22:37 | 显示全部楼层

......

回复支持反对

使用道具举报

1 ... 51 52 53 545556 57 58 59 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-23 09:54 , Processed in 0.018252 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表