在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

[复制链接]
发表于 2010-8-16 22:20:55 | 显示全部楼层
发表于 2010-8-16 23:38:04 | 显示全部楼层
真不错。。。
发表于 2010-8-16 23:56:48 | 显示全部楼层
再顶。。。。
发表于 2010-8-17 14:40:56 | 显示全部楼层
多谢多谢~~
EETOPCN
发表于 2010-8-17 14:42:11 | 显示全部楼层
多谢多谢~~
EETOPCN
发表于 2010-8-17 14:55:17 | 显示全部楼层
多谢多谢~~
EETOPCN
发表于 2010-8-17 14:57:52 | 显示全部楼层
Sutherland, Sproull, and Harris' book
发表于 2010-8-17 14:59:06 | 显示全部楼层
Sutherland, Sproull, and Harris' book
发表于 2010-8-20 01:13:46 | 显示全部楼层
发表于 2010-8-20 01:14:52 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 09:28 , Processed in 0.023473 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表