设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 13 14 15 161718 19 20 21 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-2-26 01:32:53 | 显示全部楼层

duo xie

回复支持反对

使用道具举报

发表于 2010-2-28 10:13:59 | 显示全部楼层

顶顶顶顶顶顶顶顶顶顶顶顶的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-28 12:01:39 | 显示全部楼层

謝謝大大
真感謝
太好了

回复支持反对

使用道具举报

发表于 2010-2-28 12:03:09 | 显示全部楼层

謝謝大
這真是一本大好書呀

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-28 15:13:47 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-2 10:15:01 | 显示全部楼层

非常感谢哈！！！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-2 10:18:41 | 显示全部楼层

非常感谢哈！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-2 12:00:29 | 显示全部楼层

非常好的东西

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-9 10:56:55 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-9 11:01:56 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

1 ... 13 14 15 161718 19 20 21 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-12 19:42 , Processed in 0.019982 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表