设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 9 10 11 121314 15 16 17 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-2-4 01:32:00 | 显示全部楼层

谢谢
学习
学习
向上！

回复支持反对

使用道具举报

发表于 2010-2-4 01:33:41 | 显示全部楼层

好好
赫赫
学习学习！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-4 01:34:50 | 显示全部楼层

那个网站挺好的
可以上去看看
赫赫
谢谢!

回复支持反对

使用道具举报

发表于 2010-2-4 07:03:01 | 显示全部楼层

Thanks a million!

回复支持反对

使用道具举报

发表于 2010-2-4 09:39:49 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-4 09:56:58 | 显示全部楼层

书不错，实用性很强。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-4 15:17:47 | 显示全部楼层

A good book!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-4 16:08:57 | 显示全部楼层

THANKS A LOT

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-4 18:39:07 | 显示全部楼层

好东西

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-5 02:53:22 | 显示全部楼层

Thanks!

回复支持反对

使用道具举报

1 ... 9 10 11 121314 15 16 17 ... 80 / 80 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-17 05:35 , Processed in 0.017931 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表