在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6367|回复: 17

[求助] 请教一个SDRAM数据读取的问题

[复制链接]
发表于 2009-12-26 10:06:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下,用FPGA连接SDRAM进行数据存储,送给SDRAM的时钟为FPGA系统时钟的180度反向时钟,在FPGA对SDRAM进行读操作时,应使用系统时钟进行数据采样,还是使用送给SDRAM的时钟进行数据采样呢?我现在采样的数据全为1,跟写出的数据完全对不上!!请使用过SDRAM的朋友指点下,谢谢了!!
发表于 2009-12-26 11:29:04 | 显示全部楼层
检查set-up/hold timing
 楼主| 发表于 2009-12-26 13:06:36 | 显示全部楼层
请问下handsomehhj ,如何检查建立,保持时间喃?谢谢!
 楼主| 发表于 2009-12-26 14:20:25 | 显示全部楼层
对双向数据线sdram_data已经加了offset before in 约束,现象还是一样,请达人指点,谢谢!!
 楼主| 发表于 2009-12-27 10:12:18 | 显示全部楼层
顶起来。。。请问sdram时钟的相位选择?是否选择系统时钟的180°移向作为sdram的时钟?采样从sdram返回的数据时,是使用系统时钟采样,还是使用送给sdram的时钟进行采样喃?
发表于 2009-12-27 11:41:23 | 显示全部楼层
你看一下SDRAM的芯片手册不就清楚了?
根据镁光的手册,用的是时钟上升沿采样,相信其它厂商的芯片也应该是一样的。
要验证你说的情况是不是时钟沿的问题也很简单,只需用上升沿、和下降沿各采一遍,看看数据对不对就可以了。
不过,看现象不像是时钟沿的问题,你用的是什么SDRAM控制器,IP核还是自己编写的?最好检查一下这块有没有问题。
发表于 2009-12-27 12:51:44 | 显示全部楼层
LZ这个问题很难说
你是仿真还是在实际上板的时候的问题?
仿真的问题的话你看看送入的时序和手册上面的是否一致
用了东西连手册都不看怎么行呢?
 楼主| 发表于 2009-12-27 13:18:44 | 显示全部楼层
功能仿真的时候是完全正确的。。问题是在上板的时候出现的。。SDRAM 控制器是自己编写的,,而且SDRAM时钟用的是60M,也不高,现在还没弄清楚是什么问题,请大家帮忙支支招,谢谢了!
发表于 2009-12-27 15:29:19 | 显示全部楼层
个人理解,写SDRAM控制器有几个方面要注意:一是初始化,上电之后应该按器件手册说的顺序做一遍,比较重要的是Mode Register的设置,不要设错了;二是刷新,初始化完成之后,每64ms内要将所有行刷一遍;三是各条指令的组合、时序关系,比如读之前需要发Active指令,读完之后要发PRECHARGE指令,如果用Auto PRECHARGE的话,注意与下个指令间的延时,等等。
因为控制器是你自己写的,仿真对不对也依赖于你对器件手册的理解,别人不好判断。你可以再仔细看看看看器件手册,或者去下一个开源的SDRAM控制器核,对比一下。
 楼主| 发表于 2009-12-27 17:37:43 | 显示全部楼层
谢谢各位指点。已经调试成功了。。。错误在于sdram_data这个双向端口的使用上!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:28 , Processed in 0.026578 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表