经常做power的人，大家来讨论下基准吧

zealotyao · 发表于 2009-12-17 21:35:07

那么大家有没有想过究竟什么原因CMOS基准差呢?
理论上OP的SIZE够大,OFFSET不是可以小到几个MV吗?
最终的漂移不也就是K*VOFFSET,那也没多大啊

jluhzw · 发表于 2009-12-17 21:51:13

我们目前都是用fuse 做trimming
但是现在有用mos 开关去做

可以考虑用package 之后在trimming 会提高精度

我不知道lz想达到什么样的精度

jluhzw · 发表于 2009-12-17 21:53:05

做 dc/dc 的，还应该考虑一下psrr问题吧

jeff_zx · 发表于 2009-12-17 22:14:03

那么大家有没有想过究竟什么原因CMOS基准差呢?
理论上OP的SIZE够大,OFFSET不是可以小到几个MV吗?
最终的漂移不也就是K*VOFFSET,那也没多大啊
zealotyao 发表于 2009-12-17 21:35

登录/注册后可看大图

op端产生的offset到输出端是会被R1和R2的比例放大的，一般在10左右，如果是几个mv到输出就是几十mv

jeff_zx · 发表于 2009-12-17 22:16:00

12# jluhzw

常见的都是fuse，但是目前的测试水平所需要的trim pad还是很大，成本上是个弊端
你说的mos开关，是指利用数字电路来自动调节吗？能详细讲讲吗？

jeff_zx · 发表于 2009-12-17 22:17:11

我们目前都是用fuse 做trimming
但是现在有用mos 开关去做

可以考虑用package 之后在trimming 会提高精度

我不知道lz想达到什么样的精度
jluhzw 发表于 2009-12-17 21:51

登录/注册后可看大图

常见的都是fuse，但是目前的测试水平所需要的trim pad还是很大，成本上是个弊端
你说的mos开关，是指利用数字电路来自动调节吗？能详细讲讲吗？

jeff_zx · 发表于 2009-12-17 22:20:49

16# jeff_zx
另外，在普通CMOS工艺中，都是寄生的三极管，大家有研究过vbe绝对值的偏差吗？

zealotyao · 发表于 2009-12-18 21:22:18

16# jeff_zx
另外，在普通CMOS工艺中，都是寄生的三极管，大家有研究过vbe绝对值的偏差吗？
jeff_zx 发表于 2009-12-17 22:20

登录/注册后可看大图

其实这个问题也是我最想问的问题,CMOS基准分散除了OP的OFFSET贡献以外,难道就和VBE没有关系吗?
如果有那么有多大

zealotyao · 发表于 2009-12-18 21:23:21

达人出来回答一下啊!

cancan77 · 发表于 2009-12-20 15:36:47

常见的都是fuse，但是目前的测试水平所需要的trim pad还是很大，成本上是个弊端
你说的mos开关，是指利用数字电路来自动调节吗？能详细讲讲吗？

向各位斩波高手学习

[其它] 经常做power的人，大家来讨论下基准吧