设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包

1 ... 32 33 34 35 36 373839 40 / 40 页下一页

发新帖

楼主: 北斗

spi协议verilog hdl程序包

发表于 2016-2-13 17:17:59 | 显示全部楼层

学习一下，多谢多谢

回复支持反对

发表于 2016-2-17 16:39:50 | 显示全部楼层

下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-2-18 09:29:30 | 显示全部楼层

真是一个好东西啊

回复支持反对

发表于 2016-7-11 10:38:54 | 显示全部楼层

看看,谢谢楼主

回复支持反对

发表于 2016-8-15 16:29:08 | 显示全部楼层

回复 1# 北斗

看看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-9-13 21:13:49 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-9 10:32:19 | 显示全部楼层

感谢分享。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-10-20 11:19:10 | 显示全部楼层

timescale.v文件不可用？？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-12-26 09:38:17 | 显示全部楼层

下来看看!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-12-26 11:50:49 | 显示全部楼层

thanks your reference

回复支持反对

1 ... 32 33 34 35 36 373839 40 / 40 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 05:58 , Processed in 0.021164 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表