在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2608|回复: 4

FPGA内部未使用单元的设置问题

[复制链接]
发表于 2006-8-10 09:16:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
系统上电后FPGA内部未使用的单元会不会消耗功率呢?如果消耗,应该怎么控制才能让它不消耗或少消耗功率呢? 有哪位大侠清楚这个问题望赐教,谢谢!
发表于 2006-8-10 11:07:52 | 显示全部楼层
应该消耗一点功耗,但可以不考虑,因为没有动态功耗。
斑竹呢?对不对?
 楼主| 发表于 2006-8-10 15:09:48 | 显示全部楼层
哦这样啊,其他论坛上的朋友也大都认为消耗的很少,谢谢你!
其他人还有什么意见,大家进来一起讨论一下^_^
发表于 2006-8-10 15:34:47 | 显示全部楼层
我也是这样认为的,没用的逻辑没有连接clk所以没有动态功耗,至于静态功耗没有必要考虑。
 楼主| 发表于 2006-8-10 16:48:41 | 显示全部楼层
好的,谢谢各位朋友的解答!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 02:26 , Processed in 0.018769 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表