设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例和Verilog规范 ...

1 234 5 / 5 页下一页

返回列表发新帖

楼主: eaglesmiling

《设计与验证VerilogHDL》源码实例和Verilog规范

发表于 2010-2-28 20:53:51 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2010-2-28 21:05:51 | 显示全部楼层

好东西啊，正在学这个。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-28 18:23:25 | 显示全部楼层

谢谢楼主了！！！

回复支持反对

使用道具举报

发表于 2010-8-28 19:48:07 | 显示全部楼层

经典的就收藏了，谢谢。

回复支持反对

使用道具举报

发表于 2010-10-8 10:05:43 | 显示全部楼层

谢谢楼主的分享。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-10-8 10:15:18 | 显示全部楼层

做多了感觉有写好TB是件非常重要的事情，呵呵。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-8 10:55:58 | 显示全部楼层

thx for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-22 21:22:11 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-11-23 11:57:47 | 显示全部楼层

回复 1# eaglesmiling

是么东西啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-11-23 13:48:27 | 显示全部楼层

thank a lot of

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-23 07:41 , Processed in 0.017451 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表