|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
功能描述:使一个7段数码管 从0~9跑
module count10(q,d,clk,clrn,load,ent,enp);
input[3:0]d;
input clk,clrn,load,ent,enp;
output[3:0]q;
reg[3:0]q;
[email=always@(posedge]always@(posedge[/email] clk)
begin
if(!clrn)
q<=0;
if(!load)
q<=d;
if(!ent)
q<=q;
if(!enp)
q<=q;
else if(enp)
begin
if(q[3:0]==4'b1001)
q<=0;
else
q<=q+1;
end
end
endmodule
module decoder(d,s);
input[3:0]d;
output[6:0]s;
reg[6:0]s;
[email=always@(d]always@(d[/email])
begin
case(d)
4'b0000:s=8'b0111111;
4'b0001:s=8'b0000110;
4'b0010:s=8'b1011011;
4'b0011:s=8'b1011111;
4'b0100:s=8'b1100110;
4'b0101:s=8'b1101101;
4'b0110:s=8'b1111101;
4'b0111:s=8'b0000111;
4'b1000:s=8'b1111111;
4'b1011:s=8'b1101111;
endcase
end
endmodule
怎么写顶层模块? 综合出的电路是么样子? |
|