|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
請問諸位高手,
小弟是新手,
想請問我把Verilog code設計好後,
想要發表論文, 但要先得到die photo,
同時Verilog code中有用到 RAM,
我只有 Design Compiler軟體,
請問
1. RAM要用什麼軟體產生? 才能做到die photo
2. Design Compiler之後會產生 DRC, 之後呢? 要用什麼軟體才能做到die photo
謝謝高手 |
|