在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3031|回复: 1

新手問個笨問題, 由Verilog到die photo...

[复制链接]
发表于 2009-11-29 23:55:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問諸位高手,
小弟是新手,
想請問我把Verilog code設計好後,
想要發表論文, 但要先得到die photo,
同時Verilog code中有用到 RAM,

我只有 Design Compiler軟體,
請問
1. RAM要用什麼軟體產生? 才能做到die photo
2. Design Compiler之後會產生 DRC, 之後呢? 要用什麼軟體才能做到die photo

謝謝高手
发表于 2009-11-30 10:51:44 | 显示全部楼层
学习了 谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 12:58 , Processed in 0.018679 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表