请教一个calibre LVS的问题。

rodgersli

另外，在做LVS验证时，可以在LVS Options里面选择Ignore layout and source pins during comparison
等待你的信息反馈
damonzhao 发表于 2009-12-1 08:44

                               
登录/注册后可看大图

选了Ignore layout and source pins during comparison，
还剩下：
          Error:    Power or ground net missing.

可能是电源地的label没打上，但又不知在哪打，怎么打。

damonzhao

你可以把lvs rule文件里面的关于电源和地的语句注释掉，然后再验证

我的意思就是不要pin，不要电源地，所有的都统统普通话，不拘泥于什么pin什么power/ground然后验证

还有要注意看erc的信息，看看有没有短接的情况等

damonzhao

11# rodgersli


如果打标的话，你可以看lvs rule里面

TEXT LAYER 146 ATTACH 146 metal6
PORT LAYER TEXT 146

这类信息。
在版图里面用【l】快捷键添加。

不过个人喜欢用ignore pin的方式验证，一个样的

charming_94566

OK.

When you import GDS; make sure the layer mapping is correct.
If you are sure that your mapping file is correct, then  check the signal label.
You do not have Power and/or Ground. (your layout does not have INV, that means no substrate connect to Power/Ground. Try to use metal text (or pin) to put label on your power bus. (such as VDD, VSS...). Becareful  not to miss label the Power and Ground. If you have Power and Ground short together. You will have bigger problem.

toad

首先解决电源地的问题
这个我感觉你的rule里面定义电源地的时候有问题，或者在v2lvs出来的spice netlist没有global 电源地？

yhui2865

昨天遇到一同样的问题了，正愁着解决呢

frankobvip

回复 9# damonzhao

你好，我在做LVS时LVS Options里面选择Ignore layout and source pins during comparison，然后lvs成功了，是不是版图就画对了？但是我看你说还要在版图设置top level加pin，请问是什么意思？3q