设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例
1234567
返回列表 发新帖
楼主: humengdie

FPGA实现DSP的Verilog示例

[复制链接]
jiaoziwansui
发表于 2013-1-7 22:21:55 | 显示全部楼层
多谢楼主 下下来 学习学习
回复 支持 反对

举报

amabag
发表于 2013-1-8 09:39:55 | 显示全部楼层
分享了~
回复 支持 反对

举报

sherry_001
发表于 2013-1-8 10:43:25 | 显示全部楼层
学习一下，多谢
回复 支持 反对

举报

ylry00
发表于 2013-1-11 19:30:48 | 显示全部楼层
先下下来看看先
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

immonster
发表于 2013-3-16 16:21:10 | 显示全部楼层
非常好，非常好
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smfq1992
发表于 2013-3-20 20:46:24 | 显示全部楼层
多谢多谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

shingang2001
发表于 2013-9-18 11:54:10 | 显示全部楼层
謝謝您  切合需求
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

landyw
发表于 2014-2-13 18:07:16 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tellingstory
发表于 2023-10-16 18:48:16 | 显示全部楼层
刻苦。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tellingstory
发表于 2023-10-16 19:14:48 | 显示全部楼层
刻苦。。。
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 09:39 , Processed in 0.023633 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表