设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例
1234567下一页
返回列表 发新帖
楼主: humengdie

FPGA实现DSP的Verilog示例

[复制链接]
fum0345
发表于 2010-5-12 20:05:14 | 显示全部楼层
分享啊 谢谢
回复 支持 反对

使用道具 举报

fum0345
发表于 2010-5-12 20:22:13 | 显示全部楼层
hao hao hao
回复 支持 反对

使用道具 举报

发表于 2010-5-12 21:08:07 | 显示全部楼层
不错不错，支持。。。。
回复 支持 反对

使用道具 举报

发表于 2010-5-13 23:55:03 | 显示全部楼层
好东西啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zeze1991
发表于 2010-5-14 00:58:44 | 显示全部楼层
谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yuanpei
发表于 2010-5-14 09:19:23 | 显示全部楼层
太犀利了！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

庄周
发表于 2010-5-16 10:15:46 | 显示全部楼层
多謝分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-14 21:43:11 | 显示全部楼层
DSP初学者 请多关照。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-14 23:12:17 | 显示全部楼层
看看。只是看看。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cad14
发表于 2010-6-16 09:59:20 | 显示全部楼层
rthccccccccccccccccccc
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 03:20 , Processed in 0.017188 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表