设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例
1234567下一页
返回列表 发新帖
楼主: humengdie

FPGA实现DSP的Verilog示例

[复制链接]
adc9a6
发表于 2011-3-16 17:16:23 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

systemsim006
发表于 2011-9-1 00:16:11 | 显示全部楼层
回复 1# humengdie


    aaaaaaaaaaaaaaaaaaaaaaaaaa
回复 支持 反对

举报

wurina
发表于 2011-9-2 09:02:10 | 显示全部楼层
谢谢了！
回复 支持 反对

举报

辛中臣
发表于 2011-9-28 00:59:42 | 显示全部楼层
呵呵，借来看看
回复 支持 反对

举报

lan54160
发表于 2011-9-30 09:22:34 | 显示全部楼层
very good
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

shaojingjing
发表于 2011-11-29 16:45:25 | 显示全部楼层
haohao
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lin_000
发表于 2012-1-30 09:27:33 | 显示全部楼层
ddddddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lin_000
发表于 2012-1-30 09:28:37 | 显示全部楼层
不错不错，支持。。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bwl19881019
发表于 2013-1-4 11:51:26 | 显示全部楼层
下下来看看，谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bwl19881019
发表于 2013-1-4 11:52:28 | 显示全部楼层
下下来看看，谢谢楼主分享
回复 支持 反对

举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 19:39 , Processed in 0.021641 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表