什么是形式验证

一声叹息 · 发表于 2004-9-21 21:59:19

下面引用由prguo在 2004/09/21 05:31pm 发表的内容：
哪些EDA工具能做形式验证？

Synopsys的Formality 。

kevinliu · 发表于 2004-12-13 11:04:33

Cadence LEC(Logic Equivalence Check) is another tool besides Synopsys Formality.

CNXQS · 发表于 2004-12-13 23:43:11

F为一个布尔函数，假定合成后次关系时就变成了另一种形式 Q[n+1] = G( Q[n], x[n] )。
这句里面的假定合成后次关系是什么意思？？
看不明白啊

eyeloveu · 发表于 2008-12-27 20:14:42

看前辈们这几段话，比在学校上一学期课理解的都明白！！！！！！！

LS的问题应该把那名话理解为综合，或是更靠近Layout的近一步实现

wat__fir · 发表于 2008-12-27 21:09:23

我向作形势验证至少需要两个前提：
1、STA中时序约束的准确与完备
2、黄金模型（好像叫这个名字）的准确与完备

key1998 · 发表于 2009-2-18 21:49:37

thanks for sharing

lustephen · 发表于 2009-2-19 14:58:24

学习一下阿

hujiaomianhao · 发表于 2009-3-23 09:06:37

ddddddddddddddd

duffrose · 发表于 2009-3-23 11:50:34

I did formal check using formality. I check rtl code and sythesis code, I change a little rtl code and compare with sythesis code, the report said that they are equal, so amazing and scare.

zhyeah · 发表于 2009-9-4 00:05:41

呵呵后仿真还是少不了的吧
RTL的仿真过了+形式验证+STA分析都过了也没有底气说芯片的时序与功能都正确吧

什么是形式验证