关于芯片封装引线上电感的问题

纯白雾隐 · 发表于 2009-10-31 15:15:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

考虑到封装电感差不多也有个几nH，但是如果输出电流较大，变化频率也较快，这个电感的影响就没办法忽略。。。。想问各位大侠们，有没有遇到过输出受到封装电感的影响的？要用什么办法解决呢？？？？？

rainhans · 发表于 2009-10-31 23:35:34

做产品是通常处理方法：
在pad和封装框架上打两根或多根金丝，并联。

stocol · 发表于 2009-11-1 21:39:29

对射频电路，封装的影响必须考虑，尤其是lna

northfish · 发表于 2009-11-2 02:53:01

You have to find out the parasitic inductance either from supplier or from your own EM simulation, and plug them into your RF simulation.

scpuke · 发表于 2009-11-2 10:27:18

考虑到封装电感差不多也有个几nH，但是如果输出电流较大，变化频率也较快，这个电感的影响就没办法忽略。。。。想问各位大侠们，有没有遇到过输出受到封装电感的影响的？要用什么办法解决呢？？？？？
纯白雾隐发表于 2009-10-31 15:15

登录/注册后可看大图

主要需要评估电源、地pin上的影响，特别是给数字电路包括syn中的divider之类的供电的电源pin，，，数字电路的脉冲式的电流会在电/地上产生很大的bounce，这个有可能会影响信号完整性，更为严重的是在rf芯片中会成为最为重要的噪声源，通过各种耦合途径影响syn/rx性能。

在电路仿真中，封装的模型不用做的很复杂，一个电感就ok。

解决办法：
一方面是通过打两根或三根bond线减小电感；二是在数字电路的电地间插入低Q值的decouple电容

oaktree_ca · 发表于 2009-11-2 11:45:06

1# 纯白雾隐

将重要的管脚bonding wire尽可能缩短，以减少电感

kkt51 · 发表于 2009-11-3 18:05:32

kan kan le

ncLM · 发表于 2009-12-9 21:36:29

主要需要评估电源、地pin上的影响，特别是给数字电路包括syn中的divider之类的供电的电源pin，，，数字电路的脉冲式的电流会在电/地上产生很大的bounce，这个有可能会影响信号完整性，更为严重的是在rf芯片中会成 ...
scpuke 发表于 2009-11-2 10:27

登录/注册后可看大图

封装的模型不用考虑引线的电阻吗？

icb · 发表于 2010-1-7 19:35:58

最近正在看这个方面建模的资料，学习中

carewc · 发表于 2010-4-23 09:35:51

研究一下

关于芯片封装引线上电感的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2