DDR Timing Closure – Physicaldesign and STA

yuhongmin · 发表于 2011-3-16 15:26:41

thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!

jack.chen.cn · 发表于 2011-3-17 14:25:14

在一个process corner close DQ/DQS timing还不难.难的是同样的电路要在所有process corner都meet timings
==>同意

zoe0615 · 发表于 2011-3-18 11:48:54

謝謝　nifan1977 提供資料分享，也謝大家提供經驗。

caecilien · 发表于 2011-3-24 00:05:23

xie xie fen xiang

jmgao2 · 发表于 2011-3-25 15:07:38

haodongdongxuexile

wadezhu · 发表于 2011-4-4 22:47:41

回复 1# nifan1977

xiexie !!!!!!

zhangfriend · 发表于 2011-4-13 18:17:32

good book, thanks.

jmgao2 · 发表于 2011-4-14 17:10:48

ddr的phy layout是个难点，学习了

liiru · 发表于 2011-5-25 09:22:36

这么火，看来确实好

wwei10619 · 发表于 2011-5-30 15:21:54

谢谢。

站长推荐 /1