设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog的一个系统函数
返回列表 发新帖
查看: 3095|回复: 3

verilog的一个系统函数

[复制链接]
wjx197733
发表于 2004-9-10 08:51:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
向大家请教verilog的一个系统函数：$display的用法。
display

相关帖子
回复

举报

angelzhang
发表于 2004-9-10 09:05:48 | 显示全部楼层

verilog的一个系统函数

书上讲的挺详细的啊!
回复 支持 反对

举报

风再起
发表于 2004-9-13 20:20:25 | 显示全部楼层

verilog的一个系统函数

就是向标准输出打印嘛，你需要特殊的应用吗？
$display会自动换行，$write不会。
%d、%h等参数可以加0，如：%0d、%0h，但不能加其它数字。
$fdisplay可以向单个文件、多个文件、或同时向文件和标准输出打印，这一点比$display强。
回复 支持 反对

举报

xiekunxian
发表于 2004-9-17 11:21:34 | 显示全部楼层

verilog的一个系统函数

楼上的很清楚
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 02:05 , Processed in 0.016830 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表