大家一起来讨论下这个电路图（带隙）

122013137

可能是我表达得不好，M2的电流通过M10 和M8镜像给M5
而且M14 M8 故意设计了cascode结构，应该挺准的 既然电流相等 宽长比一样
所以Vgs都相等，当然上面几个PMOS一样大小是我的假设，希望楼主可以说明下
我对我 ...
icsb 发表于 2009-10-31 19:50

                               
登录/注册后可看大图

还是不怎么懂你的意思，就算cascode结构能完全令Id10=Id8=Id4=Id5, 但是由于
VDS2 VDS4并不完全相同，也就没有Id2=Id4，只是Id2≈Id4,那么"Vgs5=Vgs1=Vgs2"
就不成立，这个约等于带来的误差就大了。

jesseyu

This is more like pre-regulate vdd with the bandgap reference itself, good for psrr. However, this may cause very serious startup issue,Because the VREG needs the bandgap start to supply it, however, the bandgap needs VREG to start up, it becomes a chicken and egg problem.

liuguojia612

This is more like pre-regulate vdd with the bandgap reference itself, good for psrr. However, this may cause very serious startup issue,Because the VREG needs the bandgap start to supply it, however,  ...
jesseyu 发表于 2009-11-2 10:26

                               
登录/注册后可看大图

启动没有问题啊，我的启动电路没有画在图上！

icsb

还是不怎么懂你的意思，就算cascode结构能完全令Id10=Id8=Id4=Id5, 但是由于
VDS2 VDS4并不完全相同，也就没有Id2=Id4，只是Id2≈Id4,那么"Vgs5=Vgs1=Vgs2"
就不成立，这个约等于带来的误差就大了。
122013137 发表于 2009-11-2 10:08

                               
登录/注册后可看大图

是有误差 没有办法
没有运放那么准

guonanxiang

20# liuguojia612

我用的bicmos工艺，核心结构跟你的不一样，你的这个我觉得基准不会很准
主要优点就是电源抑制比较好，提高成功率就是多留余量，跟追求性能就不一样了

liuguojia612

20# liuguojia612

我用的bicmos工艺，核心结构跟你的不一样，你的这个我觉得基准不会很准
主要优点就是电源抑制比较好，提高成功率就是多留余量，跟追求性能就不一样了
guonanxiang 发表于 2009-11-3 11:03

                               
登录/注册后可看大图

那请问你用的什么结构呢？是常用的运放箝位那种结构吗？