大家一起来讨论下这个电路图（带隙）

liuguojia612

可否这样分析，上面的几个PMOS管都镜像相等的电流
对于M1 Vgs1=Vds1
对于M2 Vgs2=Vgs1  Vds2=Vgs5 而Vgs5=Vgs1=Vgs2
因此  Vds1=Vgs1=Vgs2=Vds2
这样1和2 的电压相等啊   而且Vds1=Vds2 消除了沟调效应 你用L比 ...
icsb 发表于 2009-10-29 23:00

                               
登录/注册后可看大图

你怎么得出Vgs5=Vgs1=Vgs2的？貌似有点循环论证吧？

liuguojia612

这个电路曾经研究过，但是功耗太大，没有深入。
standup 发表于 2009-10-30 00:03

                               
登录/注册后可看大图

论文上说这就是为了低压低耗的~~~~

我做出来的功耗也就在几十个uA

icsb

你怎么得出Vgs5=Vgs1=Vgs2的？貌似有点循环论证吧？
liuguojia612 发表于 2009-10-30 12:59

                               
登录/注册后可看大图

可能是我表达得不好，M2的电流通过M10 和M8镜像给M5
而且M14 M8 故意设计了cascode结构，应该挺准的 既然电流相等 宽长比一样
所以Vgs都相等，当然上面几个PMOS一样大小是我的假设，希望楼主可以说明下
我对我的分析还是很有信心的，希望大家指正

liuguojia612

可能是我表达得不好，M2的电流通过M10 和M8镜像给M5
而且M14 M8 故意设计了cascode结构，应该挺准的 既然电流相等 宽长比一样
所以Vgs都相等，当然上面几个PMOS一样大小是我的假设，希望楼主可以说明下
我对我 ...
icsb 发表于 2009-10-31 19:50

明白了，我来总结下吧，以谢各位最近对我的帮助：



首先，这个电路的典型的特点是高PSRR，大约在100dB左右，主要取决于你的环路增益大小。

其次，这个电路省去了传统的运放，从而相应的降低了功耗，大约在180uA，也节省了面积。

最终我做出来的结果是：温漂系数：18.35；PSRR 97.5dB @ 10HZ，89.6dB@1KHZ ，70.83dB@10KHZ 。



本电路需要注意的地方就是M2、M4、M5、M8、M10管的比例关系，原理正如上面的兄弟所言！



再次感谢大家的支持~~~~

weir.sj

那个M9用来放大什么信号的？

liuguojia612

那个M9用来放大什么信号的？
weir.sj 发表于 2009-10-31 22:49

                               
登录/注册后可看大图

M9是增加环路增益的以使VREG更加稳定，其本质是负反馈。

lgy737

论文上说这就是为了低压低耗的~~~~

我做出来的功耗也就在几十个uA
liuguojia612 发表于 2009-10-30 13:02

                               
登录/注册后可看大图

论文名称？

liuguojia612

论文名称？
lgy737 发表于 2009-11-1 17:40

                               
登录/注册后可看大图

附件就是我参考的论文~~~~~

guonanxiang

我做过类似的结构，已经成功流片
主要目的是提高psrr，因为电源太脏
不过图中的这个结构我觉得基准偏差会很大，M2&M4 M8&M10的镜像不会太准，这个误差直接影响ptat电流，M9还要拉掉M13多余的电流，也会产生系统失调

liuguojia612

我做过类似的结构，已经成功流片
主要目的是提高psrr，因为电源太脏
不过图中的这个结构我觉得基准偏差会很大，M2&M4 M8&M10的镜像不会太准，这个误差直接影响ptat电流，M9还要拉掉M13多余的电流，也会产生系统失调 ...
guonanxiang 发表于 2009-11-2 08:34

                               
登录/注册后可看大图

请问你做出的结果和仿真差别有多少啊？你认为这款与常规的用运放做的有哪些优缺点？如何提高流片的成功率？

谢谢，问题比较多~~~