设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教各位一个合成脉冲的问题
返回列表 发新帖
查看: 2246|回复: 1

请教各位一个合成脉冲的问题

[复制链接]
发表于 2009-10-27 16:03:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各位请看一下这个问题：

                               
登录/注册后可看大图

上面的图片中，clk1是一个周期为50ns的脉冲，clk2是一个周期为3ns的脉冲，我在FPGA中怎么样将这两个脉冲合成为一个啊，就是一个周期为53ns的脉冲，如clk3所示。给出思路就可以（上图中的脉冲周期大小只是我随便举的一个例子，实际情况中clk1和clk2周期都没那么小，至少也在100us以上）。我思考良久，没有什么思路啊！！请高手指点一下！不胜感激！
不胜感激, 合成, 怎么样

相关帖子
回复

使用道具 举报

 楼主| 发表于 2009-10-27 16:11:19 | 显示全部楼层

                               
登录/注册后可看大图


这个是上面问题的图片（新浪太恶心了，它的博客上的图片发不到别的网站上，鄙视！）
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 13:51 , Processed in 0.014519 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表