在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3644|回复: 5

求教 如何用sp仿真看差分结构跨导的输入阻抗

[复制链接]
发表于 2009-10-27 11:10:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在正在做一个BPF,采用差分输入结构的跨导作为输入级,LC回路作为负载,如下图所示,现在想看一下差分输入端的输入阻抗。
      我是这样仿真的,在差分输入端加1V共模信号,然后在in1接入port(rfLib中的),port中设置了DC level=1V,AC Vpk=2V的sin信号,内阻设为50ohm;差分输出中间夹了一个port,port中设置了一个内阻为50ohm的,DC=1V电压源。然后仿sp,看ZM1,结果竟然是0。
      不知道我这样仿真对不对,问题出在哪里,请各位高手帮忙指教一下,在下感激不尽! LC.bmp
 楼主| 发表于 2009-10-27 13:36:27 | 显示全部楼层
有哪位好心人做过类似的仿真,恳请指教,谢谢!
 楼主| 发表于 2009-10-27 20:13:08 | 显示全部楼层
发表于 2009-10-29 02:21:18 | 显示全部楼层
What does ZM1 mean?   before SP analysis,  all VDC is shorted and IDC is opened
发表于 2009-10-30 20:38:33 | 显示全部楼层
sorry
发表于 2010-5-11 17:55:36 | 显示全部楼层
谢谢分享~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:33 , Processed in 0.020384 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表