对于异步FIFO的探讨

lennon789 · 发表于 2009-11-22 14:17:58

不是必须的，关键看设计的约束，带宽，etc

linglingfa · 发表于 2009-11-22 14:54:17

嗯，跟时钟没关系
6# bobzeng

yuanpin318 · 发表于 2009-11-25 10:18:20

you need to take care of timing design and bandwidth design

foggerwoody · 发表于 2009-11-25 17:03:55

恩，关键还是fifo深度的问题吧

huangchangsandy · 发表于 2009-11-26 13:43:18

我觉得也是看吞吐量的好，FIFO作为缓存就是要不上溢，不下溢，不浪费
6# bobzeng

huangchangsandy · 发表于 2009-11-26 13:45:56

输入带宽*输入带宽利用率=输出带宽*输出带宽利用率
bobzeng 发表于 2009-11-19 10:36

登录/注册后可看大图

我觉得也是看吞吐量的好，FIFO作为缓存就是要不上溢，不下溢，不浪费

visonwong · 发表于 2009-11-27 01:37:25

只要输入速率和输出速率保持一致就可以了

站长推荐 /2