大家帮忙看看这小段Verilog代码，多谢！

psd0208 · 发表于 2009-10-15 15:29:45

自己可以去仿真
这样会覆盖
多个IF都满足时后面执行的结果会覆盖前面的结果。
MOSFET 发表于 2009-10-15 14:57

登录/注册后可看大图

对的我就是这个意思 MOSFET正解谢谢！

cihchenlin · 发表于 2009-10-15 16:23:13

这代码写的？？？？

sirius.yuan · 发表于 2009-10-15 17:08:21

在Quartus综合器中if...else...是有优先级的，如果d和e同时生效的时候，会优先执行d分支下的语句，而不会去执行e分支下的语句

psd0208 · 发表于 2009-10-15 17:33:27

13# sirius.yuan ????????????????

ricowinder · 发表于 2009-10-15 20:13:46

verilog是并行执行的........
给a赋值的条件同时满足的话就会有问题.........

cruiking · 发表于 2009-10-16 13:54:35

应该先搞清要实现什么功能再写code吧

liuquantz · 发表于 2009-10-16 16:31:10

基本同意13楼，不过不是不执行e分支下的语句，而是执行完d分支再执行e分支。

chengwei1984 · 发表于 2009-10-16 19:33:54

是啊，begin end 是顺序执行的。

wangde03 · 发表于 2009-10-16 21:12:48

学习了！

ruiquan765 · 发表于 2009-10-16 23:05:49

学习了……

站长推荐 /1