为什么功能仿真能实现的到了时序仿真波形就出错了呢？

cybernauts · 发表于 2004-8-24 16:43:29

其实要实现的功能就是时钟下降沿时的datain和前一个上升沿的datain做异或得sign,和前一个时钟下降沿做异或得absval信号，怎么改才能时序仿真时能实现呢

bravelu · 发表于 2004-8-24 19:10:45

感觉你的程序应该没有问题，看样子是布线引起的，所以要你加点约束条件，让时钟在32M或更高的时候能工作。

一声叹息 · 发表于 2004-8-24 19:19:37

为了仿真的目的，最好设计中的每个FF都设有复位端。
另外，你可以用ModelSim的DataFlow来查找一下到底在哪个中间信号处出现了问题，然后再想办法。

cybernauts · 发表于 2004-8-25 10:18:05

怎么加约束条件呢，不是很懂的说

cybernauts · 发表于 2004-8-25 14:35:47

我仔细看了下各个信号的波形，感觉是由于时钟的上升沿和下降沿都用了以后，在沿上触发的信号有时就要延后一个沿才变，到时信号不稳，怎么解决呢？

bravelu · 发表于 2004-8-25 17:25:40

像是延时问题引起的，altera的QII我不太熟悉，你可以问问atuhappy看看怎么加约束。

atuhappy · 发表于 2004-8-25 17:39:57

先看一下a、b信号的波形

atuhappy · 发表于 2004-8-25 17:50:34

鉴相器？
那应该是x与clk异或吧

cybernauts · 发表于 2004-8-26 09:12:05

我也是在网上看到的这个鉴相器，要实现的目的就是当时钟下降沿到时的datain和上个时钟上升沿的datain做异或给sign信号，和上个时钟下降沿的datain做异或给absval信号，怎么写程序能实现这个功能呢？？

atuhappy · 发表于 2004-8-26 09:31:53

下面引用由cybernauts在 2004/08/26 09:12am 发表的内容：
我也是在网上看到的这个鉴相器，要实现的目的就是当时钟下降沿到时的datain和上个时钟上升沿的datain做异或给sign信号，和上个时钟下降沿的datain做异或给absval信号，怎么写程序能实现这个功能呢？？

"下降沿到时的datain"在哪里
你把x先经过一个下降沿触发器

为什么功能仿真能实现的到了时序仿真波形就出错了呢？