为什么功能仿真能实现的到了时序仿真波形就出错了呢？

cybernauts

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity test2 is
port(x,clk:in std_logic;
     sign,absval: out std_logic
  );
end test2;
architecture behave of test2 is
signal b:std_logic:='1';
signal a:std_logic:='1';
begin   
    process(clk)
  begin
    if clk'event and clk='1' then
    b<=x;   
  end if;
end process;
  process(clk)
begin
   if clk'event and clk='0'  then
  absval<=(a xor x);
sign<=(b xor x);   
     a<=x;
end if;
end process;
上面是我写的一个超前滞后异或门鉴相器，为什么功能仿真时sign,absval的波形是对的，而到了时序仿真时波形就出错了呢？请大家帮帮忙，给解答一下

atuhappy

时序仿真时都是有时延的

bravelu

很有可能是没有初始值所以产生不定态的问题。
signal b:std_logic:='1';
signal a:std_logic:='1';
两句在后仿真时赋初值是被忽略的。

cybernauts

我对照了一下波形，前两个sign和absval的波形是对的，可是以后的波形就是有对有错的，是不是和初值就没关系了呢？怎么能解决这个时延问题呢？

bravelu

你引入的时钟是多少M的？
用的什么器件？

cybernauts

  器件APEX20K,时钟是16兆的

老扁

应该加复位初试化电路

cybernauts

加一个reset给a,b赋初值？

cybernauts

一般时序仿真时波形有延迟时如何处理呢？

bravelu

你这个电路时钟上下沿都用了，加约束的时候要体现出来，要不就干脆当成32M来约束。